1. Kondisi [kembali]
Buatlah rangkaian seperti percobaan 1 dengan menggunakan D Flip-flop dan output 4 bit.
2. Gambar Rangkaian Simulasi [kembali]
3. Video Simulasi [kembali]
4. Prinsip Kerja Rangkaian Simulasi [kembali]
Rangkaian ini merupakan rangkaian counter asynchronous dengan menggunakan D flip flop. untuk prinsip kerjanya yaitu semua clock bergantung pada outputan dari d flip flop sebelumnya, yang mana untuk d flip flop yang pertama itu mendapat sinyal masukan dari signal generator sedangkan d flip flop yang kedua mendapat sinyal inputan dari output d flip flop yang pertama dan begitu seterusnya sampai d flip flop yang ke 4 sehingga dinamakan rangkaian counter asynchronous.
D flip flop terdapat pin set dan reset yang mana kedua pin tersebut akan aktif ketika berlogika 0 karena merupakan aktif rendah. fungsi set adalah untuk men set output Q menjadi berlogika 1 sedangkan fungsi reset adalah untuk mereset output Q yang semula berlogika 1 menjadi logika 0. sedangkan untuk pin D yaitu data yang mana pada tabel kebenarannya apabila D berlogika 1 maka output Q akan berlogika 1 dan apabila D berlogika 0 maka output Q akan berlogika 0.
Jika inputan clock menggunakan saklar SW-SPDT dengan pin D berlogika 1 maka apabila Clock dalam kondisi aktif atau berlogika 1 maka output Q akan berlogika 1 karena pada prinsip nya D merupakan data yang nantinya akan ditransfer sehingga menghasilkan output Q dengan logika yang sama dengan inputan D. kemudian apabila D berlogika 0 dan clock berlogika 1 maka output Q akan berlogika 0.
pada rangkaian ini karena merupakan rangkaian counter asynchronous dengan output 4 bit maka pada dasarnya ketika clock mendapat sinyal masukan dari generator maka output dari masing-masing q akan membentuk susunan digit biner yang mana jika dikonversi ke bilangan hexadesimal maka output akan memulai dari 1 dan berakhir di angka 15.
5. Link Download [kembali]
Tidak ada komentar:
Posting Komentar