1. Tujuan [kembali]
- Dapat mengetahui prinsip kerja dari Flip Flop
- Dapat membuat dan mensimulasikan Tugas Sistem Digital berupa rangkaian Flip Flop
2. Alat dan Bahan [kembali]
1.TTL 7473
Komponen Input :
2. Logic State
Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya.
Komponen Output :
3. Logic Probe
alat yang digunakan untuk menganalisa logika keluaran (Boolean 1 atau 0) dari sirkuit digital
3. Dasar Teori [kembali]
Tabel 10.1 mencantumkan nomor jenis flip flop yang populer milik keluarga logika TTL, CMOS dan ECL. Informasi yang relevan dengan aplikasi dari beberapa nomor tipe populer diberikan dalam pendamping situs web. Informasi yang diberikan meliputi diagram koneksi pin, gaya paket, dan tabel fungsi.
4. Percobaan [kembali]
4.1 Prosedur percobaan [kembali]
1. Siapkan semua alat dan bahan yang diperlukan
2. Disarankan agar membaca datasheet setiap komponen
3. Cari komonen yang diperlukan di library proteus
4. Untuk rangkaian flip flop, memiliki TTL IC 7473
5. Atur nilai logic state
7. Coba dijalankan rangkaian apabila ouput hidup maka logika 1atau logika 1 maka rangkaian benar4.2 Rangkaian Simulasi [kembali]
4.3 Prinsip Kerja [kembali]
R adalah asinkron, dan J Clock dan K adalah sinkron,
R adalah aktif rendah, maka ketika logika 0 maka R aktif, dan sebaliknya.
Ketika R logika 0 maka R nya aktif, dan sinkron akan diabaikan, jika R logika 0 maka outputnya adalah logika 1 di Q-.
Karena Tidak ada set, maka walaupun R logika 1 maka outputnya akan tetap logika 1 di Q- ( bisa dikatakan TETAP)
ketika R logika 1, Dan J logika 1 dan K logika 0, setelah di klik2 clock, maka outputnya logika 1 di Q dan logika 0 di Q-
Jika J logika 0 dan K logika 1, setelah di klik2 clocknya maka outputnya logika 0 di Q dan logika 1 di Q- .
Jika J logika 1 dan K logika 1 maka outputnya hanya TOGGLE berganti ganti setelah di click2 clocknya
4.4 Video [kembali]
4.5 Download File [kembali]
5. Soal-soal [kembali]
5.1 Example [kembali]
1. Sinyal clock 100 kHz diterapkan ke J-K flip-flop dengan J = K = 1.
(a) Jika flip-flop memiliki input J dan K TINGGI aktif dan tepi negatif dipicu, tentukan
frekuensi keluaran Q dan Q.
(b) Jika flip-flop memiliki input LOW J dan K aktif dan edge positif dipicu, apa yang seharusnya
frekuensi output Q dan Q menjadi? Asumsikan bahwa Q awalnya adalah '0'.
Solusi :
(a) keluaran Q = 50 kHz, keluaran Q = 50 kHz;
(b) kedua keluaran tetap dalam keadaan logika '0'
5.2 Problem [kembali]
1. Kenapa pada rangkaian percobaan ketika kaki R dalam kondisi logika 0 ouputnya bisa berlogika 1 padahal kaki J, K dan CLK nya dalam keadaan berlogika 0
jawab : Karena kaki R merupakan asinkron dan kaki J, K, CLK adalah sinkron. jadi ketika kaki asinkron dalam keadaan aktif (logika 0) maka input di kaki sinkron yaitu J, K dan CLK diabaikan. oleh karena itu karena kaki R adalah aktif rendah maka kondisi logika 0 dia dalam keadaan aktif.
2. pada prinsip kerja jika R logika 1, J dan K berlogika 1 maka outputnya bisa berpindah-pindah di Q yang awalnya 0 bisa menjadi 1 dan di Qbar yang awalnya 1 bisa menjadi 0 stelah di Clik2 CLK. apakah kondisi tersebut berlaku untuk R dengan logika 0?berikan alasannya!
Jawab : Tidak, karena jika R berlogika 0 maka R akan berperan sebagai asinkron yang mengabaikan peran dari sinkron. Oleh karena itu outputnya akan tetap 1 di Qbar walauput inpu J,K diubah-ubah.
5.3 Multiple Choice [kembali]
1. perhatikan gambar berikut! output yang dihasilkan jika J diberi logika 1 adalah..
a. Q = 0 Q bar = 1
b. Q = 1 Q bar = 1
c. Q = 1 Q bar =0
d. Q = 0 Q bar =0
Jawab : a. Q = 0 Q bar = 1
2. Yang merupakan spesifikasi dari J, K, dan CLK adalah...
a. Output dan asinkron
b. input dan sinkron
c. input dan asinkron
d. output dan sinkron
Jawab : b. input dan sinkron
Tidak ada komentar:
Posting Komentar